asi中文名称：振动升降指标
由 welles wilder所创。asi企图以开盘、最高、最低、收盘价构筑成一条幻想线，以便取代目前的走势，形成最能表现当前市况的真实市场线。韦尔达认为当天的交易价格，并不能代表当时真实的市况，真实的市况必须取决于当天的价格，和前一天及次一天价格间的关系，他经过无数次的测试之后，决定了asi计算公式中的因子，最能代表市场的方向性。由于asi相对比当时的市场价格更具真实性，因此，对于股价是否真实的创新高或新低点，提供了相当精确的验证，又因asi精密的运算数值，更为股民提供了判断股价是否真实突破压力，或支撑的依据。
asi和obv同样维持“n”字型的波动，并且也以突破或跌破“n”型高、低点，为观察asi的主要方法。asi不仅提供辨认股价真实与否的功能？另外也具备了“停损”的作用，及时地给投资人多一层的保护。
一．用途：
asi和obv同样维持“n”字型的波动，并且也以突破或跌破“n”型高、低点，为观察asi的主要方法。asi不仅提供辨认股价真实与否的功能？另外也具备了“停损”的仍用，及时地给投资人多一层的保护。
二．使用方法：
1．当asi向下跌破前一次低点时为卖出讯号，
2．当asi向上突破前一次高点时为买入讯号，
3．价由下往上，欲穿过前一波的高点套牢区时，于接近高点处，尚未确定能否顺利穿越之际。如果asi领先股价，提早一步，通过相对股价的前一波asi高点，则次一日之后，可以确定股价必然能顺利突破高点套牢区。
4．股价由上往下，欲穿越前一波低点的密集支撑区时，于接近低点处，尚未确定是否将因失去信心，而跌破支撑之际。如果asi领先股价，提早一步，跌破相对股价的前一波asi低点，则次一日之后，可以确定股价将随后跌破价点支撑区。
5．股价走势一波比一波高，而asi却未相对创新高点形成“牛背离”时，应卖出。
6．股价走势一波比一波低，而asi却未相对创新低点形成“熊背离”时，应买进。
三．使用心得：
1．asi虽然具备领先股价的功能，但是，投资人根据突破讯号早一步买进或卖出后，asi却无法提供何时应获利，何时应重新买回的讯号。有时asi向上或向下突破压力和支撑后，仅一天时间立刻回跌或回升，投资人如果反应不及，不但无法获得利润，反而将遭至损失。所以，该指标主要是做为狙击性的买入讯号，投资人应抱着“打了就跑”的心理。
2．asi大部分时机都是和股价走势同步的，投资人仅能从众多股票中，寻找少数产生领先突破的个案，因此，asi似乎无法经常性运用，但是由于上市公司有数百家，讯号会轮流发生在不同的个股上，各位读者只要把握“打完一只，再换另一只”的技巧，随时都会有新产生讯号的个股让您大显身手。
四．计算公式：
1、 a=当天最高价—前一天收盘价
b=当天最低价—前一天收盘价
c=当天最高价—前一天最低价
d=前一天收盘价—前一天开盘价
a、b、c、d皆采用绝对值
2、 e=当天收盘价—前一天收盘价
f=当天收盘价—当天开盘价
g=前一天收盘价—前一天开盘价
e、f、g采用其±差值
3、 x=e+1/2f+g
4、 k=比较a、b二数值，选出其中最大值
5、 比较a、b、c三数值：
若a最大，则r=a+1/2b+1/4d
若b最大，则r=b+1/2a+1/4d
若c最大，则r=c+1/4d
6、 l=3
7、 si=50*x/r*k/l
8、 asi=累计每日之si值
1. =aerospace studies institute 航空研究所
2. =american society of indexers 美国索引编制人员学会
3. =american statistics index 《美国统计学索引》
异步串行接口
在目前的dvb-c广播电视系统的传输接口中，有两种mpeg-2视频传输接口标准：异步串行接口标准 asi和同步并行接口spi。spi一共有11位有用信号，每位信号差分成两个信号用来提高传输抗干扰性，在物理链接上用db25传输，因此连线多且复杂，传输距离短，容易出现故障。但spi是并行11位信号，处理简单且扩展性强，因此目前一般的mpeg-2视频编码器的输出和视频***的输入都是标准的并行11位信号。asi用串行传输，只需一根同轴电缆线传输，连线简单，传输距离长。根据spi和asi的优缺点，需要传输信号的spi和asi的互相转换。
1 spi信号结构
并行传输系统spi包括一位时钟信号、8位数据信号、一位帧同步信号psync和一位数据有效信号dvalid。帧同步信号对应ts包的同步字节047h，dvalid信号用来区分ts包的长度为188个字节或204个字节。当ts包长为188字节时，dvalid信号一直为高，同时所有信号都与时钟信号保持同步。
2 asi接口
asi传输流可以有不同数据速率，但传输速率恒定，为270mbps，因此asi可以发送和接收不同速率的mpeg-2数据。asi传输系统为分层结构。最高层、第2层使用mpeg-2标准iso/iec 13818-，第0层和第1层是基于iso/ieo cd 14165-1的fc纤维信道。fc支持多种物理传输媒介。
首先将包同步的mpeg-2传送包的8－bit码字转换成10－bit码字；接着在并／串转换时，当要求输入一个新字、而数据源还没有准备好时，应插入一个k28.5的同步字，以达到asi的固定270mbps传输速率。所形成的串行比特流将通过缓冲／驱动电路和耦合网络，送到同轴电缆连接器上。插入同步码字可以有三种方法：传输码流的单个字节前后不能都是同步字；传输码流的单个字节前后必须都是同步字；或者是两者的组合。
到达同轴电缆的接收数据，首先要经过连接器和耦合网络耦合到恢复时钟和数据的电路上，然后进行串／并变换；为了恢复字节同步，asi***必须先搜寻到k28.5同步字，一旦搜索到该同步字，即为随后接收的数据标定了边界，从而建立了***输出字节的正确字节排列；最后进行10/8－bit变换，恢复出包同步的mpeg-2 ts码流数据。但是k28.5同步字不是有效数据，因此解码时必须删除。
3 asi接口实现方案
在本方案中，mpeg-2 ts码流由单片mpeg-2编码器mb86390提供，它输出符合spi标准的并行11位信号，ts包长度为188个字节。在spi／asi转换方案中，主要选用cypress公司cyb923／cyb933芯片、异步fifo和逻辑编程器cpld实现。
cyb923主要实现码字的8/10bit转换、插入同步字k28.5和并／串变换。asi的传输速率恒定为270mhz，而输入mpeg-2 ts码率是不同的，所以要用fifo实现速率匹配，需要对输入的spi数据、fifo和cyb923之间的通信进行逻辑控制。综合性能、价格和程序复杂度的考虑，本方案采用xilinx公司的cpld逻辑编程器xc95108;用vhdl编程实现对它们的逻辑控制。asi的解码也是相似的过程，cyb933主要实现10/8bit转换、去除同步字k28.5和串并变换。
3.1 asi编码
在asi的编码过程中，只需将mpeg-2 ts的八位数据和一位ts码率传输时钟输入到cpld。因为在本方案中，ts格式为188个字节，因此数据有效信号dvalid一直为高，cpld忽略这个信号，只管接收ts码流数据，而不用关心ts码流的同步头。psync帧同步信号也一样忽略。cpld将接收到的数据以ts码率时钟写入fifo。当fifo半满时，cpld接收到fifo的半满信号，然后cpld给cyb923发fifo可读信号，cyb923以27mbps读取fifo中的数据；当cpld计数到cyb923读取了一定数量的fifo数据，cpld则向cyb923发送fifo不可读信号，防止fifo读空。mpeg-2传输码率的并行最大速度为27/8＝3.375mbps，而读fifo速率为27mbps，因此fifo不会有溢出。考虑到延时，本方案选用较小容量的fifo7202。cyb923在fifo不可读时，向asi码流中填充k28.5以维持270mbps的固定传输速率。最后串行数据经过驱动就可用同轴电缆传送出去。本方案中，同步字k28.5的插入采用传输码流的单个字节前后不能都是k28.5同步字的方式。这种方案相对其它两种方案来说，判断和处理都相对简单。
3.2 asi解码
在asi的接收端，输入的asi码流经过均衡后，输入到cyb933芯片。它由内部的时钟锁相环首先锁定asi码流时钟，检测同步字k28.5；找到后即确定了asi比特流顺序，然后进行串／并转换。
由此可知，检测到k28.5,即字节对齐是asi解码的重要前提，由此cyb933定义了一套检测字节同步的方法。考虑到传输误码等原因可能造成假k28.5，因此cyb933采用双字节确认方法。即连续两个字节都是k28.5，才确认字节同步了，接着进入正常的单字节解码状态。在解码状态，如果在64个解码字节中,cpld计数到有16个字节是错误的，则cpld必须向cyb933发送信息，要求cyb933重新进行字节同步。
字节同步后，因为k28.5是cyb923插入的同步字节，不能作为有效数据输出，cyb933自动略除这些同步字节。当cyb933检测到有效数据时，cyb933将输出一位当前数据有效的指示，如果把这个信号当作fifo的写有效，则fifo中的数据一定都是有效数据了。当fifo半满时，cpld接收fifo的半满信号后，cpld读取fifo中的数据，并根据读出的字节是否是047h来确定ts包的同步字节；如果找到ts包同步字，将恢复对应的帧同步信号，此时cpld计数188恢复出完整的ts包，接下来的字节如果不是047h，说明输入数据有误，cpld将丢弃这些数据直到找到047h同步字，在此期间cpld输出ts空包。重新包同步后，cpld才又开始计数输出正确的188字节的mpeg-2 ts包，从而恢复出spi正确的11位信号。同样，当fifo数据不可读时，cpld也输出ts空包，以维持输出的mpeg-2码率恒定。
在spi转asi的设计中，直接对spi数据进行asi编码，而不考虑误码问题。主要考虑spi数据直接从mb390输出，没有经过远距离传输，因而降低了asi编码逻辑控制的复杂度。在asi解码过程中，asi数据经过
投融网(www.ipo.hk)，创建于2011年，十年如一日，专注专业：企业投融资、IPO上市咨询辅助、定增、供股、发债、并购、重组、买卖壳资源、财经公关等业务，一站式金融机构及业务对接平台。
投融资俱乐部，入驻120万+ 机构会员，会员可发布及对接投融资需求、筛选优质项目、企业上市辅导、兼并收购等投行业务信息，在线结识更多人脉，构建投融资与上市服务生态圈。
欢迎各类机构洽谈合作。
邮箱：service@ipo.hk
电话：0755-33572246
